组合逻辑路径存在分支时会使得路径的延时___
A: 增大
B: 减小
C: 不变
A: 增大
B: 减小
C: 不变
举一反三
- 一个组合逻辑电路性能优化的目标是使得输入到输出的每条路径的延时都最短。
- 展开环路可能会使关键路径减小
- 利用窗口法设计线性相位FIR滤波器,若增大窗序列长度,将使得() A: 相延时维持不变 B: 群延时发生变化 C: 阻带衰减增大 D: 过渡带减小
- 路径分为哪三种形式？ A: 开放路径，单一路径，组合路径 B: 闭合路径，单一路径，组合路径 C: 开放路径，闭合路径，组合路径 D: 展开路径，闭合路径，分散路径
- 一条组合逻辑路径，调整各级门的尺寸系数使得路径延时最短时对应的条件是 A: 所有逻辑门的尺寸系数取最小值 B: 所有逻辑门的尺寸系数取面积允许的最大值 C: 每级门的门努力都相等 D: 门级门的逻辑努力都相等