关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2022-05-29 一条组合逻辑路径，调整各级门的尺寸系数使得路径延时最短时对应的条件是 A: 所有逻辑门的尺寸系数取最小值 B: 所有逻辑门的尺寸系数取面积允许的最大值 C: 每级门的门努力都相等 D: 门级门的逻辑努力都相等 一条组合逻辑路径，调整各级门的尺寸系数使得路径延时最短时对应的条件是A: 所有逻辑门的尺寸系数取最小值B: 所有逻辑门的尺寸系数取面积允许的最大值C: 每级门的门努力都相等D: 门级门的逻辑努力都相等 答案： 查看 举一反三 逻辑门的努力延时随着门的尺寸系数增大而减小。 TTL 逻辑门中与CMOS逻辑门的OD门对应的是（ ）。 A: OC门 B: OD门 C: TG门 D: TSL门 数字电路中最基本的逻辑门有____、____和____门。常用的复合逻辑门有____门、____门、____门、____门和____门。 为了防止逻辑门损坏，所有逻辑门的输出都不允许用线直接相连。（ ）? 错误|正确 CMOS逻辑门可以直接驱动TTL逻辑门，而TTL逻辑门不可以直接驱动CMOS逻辑门。（）
