在Verilog HDL的逻辑运算中，设 a = 4´b1010， a >>1结果是（ ）。
A: 4´b0101
B: 4´b1011
C: 4´b1110
D: 4´b0001
A: 4´b0101
B: 4´b1011
C: 4´b1110
D: 4´b0001
A
举一反三
- 在Verilog HDL的逻辑运算中，设 a = 4´b1010， a >>1结果是（ ）。 A: 4´b0101 B: 4´b1011 C: 4´b1110 D: 4´b0001
- 在Verilog HDL的逻辑运算中，设a=4´b1010，a>>1结果是（）。
- X=4‘b0001 ， Y=4'b0101 则 X || Y的结果是（ ）。 A: 0101 B: 1010 C: 0 D: 1
- 在Verilog HDL的逻辑运算中，设A=4´b1010，则表达式~A的结果为
- 在Verilog HDL语言中,a=4'b1010 ,那么&a= ( )。 A: 4'b1010 B: 4'b000 C: 1'b0 D: 1'b1
内容
- 0
在verilog 语言中，a=4'b1011；则 &a=( ). A: 4"b1011; B: 4"b1111; C: 1'b0 D: 1'b1
- 1
在Verilog中，已知a=4’b1011;那么|a的值为（ ） A: 4’b1011 B: 4’b1111 C: 1’b1 D: 1’b0
- 2
下列4项二进制逻辑运算，其结果正确的是 ____。 A: 1011∧1101=1111 B: 1001∨0101=0001 C: 1010异或0110=1100 D: 1010∨1110=1110
- 3
在verilog语言中，a=4’b1011，那么&a=（ ） A: 4’b1001 B: 4’b1111 C: 1’b1 D: 1’b0
- 4
十进制的数9转化为二进制数为____________。 A: 4’b1000 B: 4’b1001 C: 4’b1010 D: 4’b1011