• 2022-07-23
    ADC模块采用内部参考电平时,模拟量输入范围为0~3.3v。此时VREFLO引脚必须接地。对应的转换结果错误的是( )。
    A: Input≤0v时,转换结果为0
    B: 0v<Input<3.3v时,转换结果为4096*[(Input-VREFLO)/3.3v]
    C: Input≥3.3v时,转换结果为4095
    D: Input≥3.3v时,转换结果为4096