要用VerilogHDL定义一个1KB的RAM空间，下列语句合适的是
A: reg [7:0] my_RAM[0:1023]
B: reg my_RAM[0:1023]
C: wire [7:0] my_RAM[0:1023]
D: wire my_RAM[0:1023]
A: reg [7:0] my_RAM[0:1023]
B: reg my_RAM[0:1023]
C: wire [7:0] my_RAM[0:1023]
D: wire my_RAM[0:1023]
A
举一反三
- arduino中，analogRead（pin，Val）；Val的取值范围是（） A: 0~255 B: 0~1023 C: 255~1023 D: 0~1024
- 10位无符号二进制数可表示整数的范围是（ ） A: 1~511 B: 0~511 C: 0~1023 D: 1~1023
- analogRead(pin)返回值范围（）。 A: 0~2046 B: 0~255 C: 0~1023 D: 0~512
- 8086的I/Q地址范围是（） A: 0～15 B: 0～255 C: 0～1023 D: 0～65535
- 下列Verilog语句正确的是（） A: wire[7..0] DATA； B: assign y<;=a&b； C: input reg d_in； D: reg [7：0] q；
内容
- 0
TCP协议的端口号范围是（ ）。 A: 1~65536 B: 0~65535 C: 0~1023 D: 1~1024
- 1
下列哪一个选项是定义变量为连线型数据? A: reg[15:0]mem[127:0]; B: reg[3:0]<br/>b; C: integer<br/>i[3:0] ; D: wire<br/>[3:0] a;
- 2
关于RAM的说法,下列错误的是()。 A: RAM可分为静态RAM和动态RAM静态RAM中的存储单元是一个触发器,有0、1两个稳态 B: 动态RAM是利用电容器存储电荷来保存0或1的,需定时对其存储单元刷新 C: RAM中存储的数据不会因为断电而消失
- 3
analogRead的读数范围是： A: 0至255 B: 0至256 C: 0至1000 D: 0至1023
- 4
C51中当一个变量的存储类型定义为xdata时,这个变量存储在() A: RAM的0~127字节 B: RAM的128~255字节 C: RAM的0~256字节 D: 片内扩展RAM的0000~00FFH