Synplify是一种FPGA／CPLD的逻辑综合工具。（)
举一反三
- CPLD与FPGA的区别有 。 A: 每个门的功耗CPLD高，FPGA低。 B: CPLD管脚-管脚的延时是确定的，FPGA的是不确定的； C: FPGA有较多的触发器，而CPLD有较少的触发器。 D: FPGA适合于设计复杂的时序逻辑，而CPLD适合于组合逻辑
- FPGA和CPLD在保存逻辑信息方面的区别是() A: CPLD掉电后将丢失原有的逻辑信息而FPGA却能保持原有的逻辑信息 B: FPGA掉电后将丢失原有的逻辑信息而CPLD却能保持原有的逻辑信息 C: FPGA掉电后将保留原有的逻辑信息而CPLD却能保持原有的逻辑信息
- FPGA和CPLD在保存逻辑信息方面的区别是（ ） A: CPLD掉电后将丢失原有的逻辑信息而FPGA却能保持原有的逻辑信息 B: FPGA掉电后将丢失原有的逻辑信息而CPLD却能保持原有的逻辑信息
- CPLD和FPGA实现逻辑函数的原理是相同的。
- 大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过（）实现其逻辑功能。