采用降维法用一片集成双[tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex]选[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex] 数据选择器[tex=4.0x1.0]TI55mshErUV2ZVPYmMsWsA==[/tex]和必要的门电路设计一位全加器, 当 [tex=2.714x1.0]gEs+iM5BQa2naoSmxUjMRA==[/tex]时, 全加器工作; 当 [tex=2.714x1.0]6iAHQp3syE9AbNeFjTzuoQ==[/tex]时, 全加器不工作。
举一反三
- 用一片集成[tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex] 位二进制计数器[tex=3.857x1.0]7nuS1m1P52wQ4BEuHjU/ag==[/tex] 和必要的门电路设计一个可变模值计数器, 当[tex=2.643x1.0]YB2GZ5RQJNiL6O1hL/UROA==[/tex]时, 实现模[tex=0.786x1.214]EOAx5f90KDUggl/YEGYTVA==[/tex] 当[tex=2.071x1.0]Pt0YUc3LIgYJrZalYoBVVQ==[/tex]时，实现模[tex=0.5x1.0]BhZ+18hz9Lz5rDhFQ34M8A==[/tex] 。简要说明设计思路,画出逻辑图。
- [img=341x146]179f5b743dccf86.jpg[/img]用图所示的 [tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex] 位全加器 [tex=3.857x1.0]81fsecmDdu/MkNsbVIZhKg==[/tex] 和必要的逻辑门电路，设计代码转换电路，要求:[tex=1.286x1.357]VAHhaW1te0xvoqDVN54/dg==[/tex] 将 [tex=2.0x1.0]2m/gcE7VRUbuSIpaiCZ99g==[/tex] 码转换成为余 [tex=0.5x1.0]/BQKP5E8YnupUQ2sDg7w1Q==[/tex] 码。[tex=1.286x1.357]BEB68bP4vOVk/XYYizw11w==[/tex] 将余 [tex=0.5x1.0]/BQKP5E8YnupUQ2sDg7w1Q==[/tex] 码转换成为 [tex=2.0x1.0]2m/gcE7VRUbuSIpaiCZ99g==[/tex] 码。
- 设浮点数字长[tex=1.0x1.0]5Wf867QmqWheYOY0G/cAHw==[/tex]位,其中阶码[tex=0.5x1.0]hdFTVbNvvzh5T04p00SpZA==[/tex]位(含[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex]位阶符),尾数[tex=1.0x1.0]LLSxrL1D5ZJZDXYrBg54tw==[/tex]位(含[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex]位数符),当阶码的基值分别是[tex=0.5x1.0]8C7DKsr6nhrfCdsmGxO88g==[/tex]和[tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex]时:[br][/br]说明[tex=0.5x1.0]8C7DKsr6nhrfCdsmGxO88g==[/tex]和[tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex]在浮点数中如何表示;[br][/br]
- 设浮点数字长[tex=1.0x1.0]mqXSIedfIXuT5QAh9Hrzdg==[/tex]位,其中阶码[tex=0.5x1.0]swhA5SpCD6lPteGlwRbm9g==[/tex]位(含[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex]位阶符),尾数[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex]位(含[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex]位数符),当阶码的基值分别是[tex=0.5x1.0]8C7DKsr6nhrfCdsmGxO88g==[/tex]和[tex=0.5x1.0]hdFTVbNvvzh5T04p00SpZA==[/tex]时:[br][/br]说明[tex=0.5x1.0]8C7DKsr6nhrfCdsmGxO88g==[/tex]和[tex=0.5x1.0]hdFTVbNvvzh5T04p00SpZA==[/tex]在浮点数中如何表示;[br][/br]
- 用与非门设计能实现下列功能的组合电路。[br][/br]四变量判奇电路——[tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex]个变量中有奇数个[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex]时输出为[tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex]，否则输出为[tex=0.5x1.0]Sc0he7miKB3YF9rgXf2dDw==[/tex];[br][/br]