• 2022-06-30
    在SystemVerilog测试程序中,施加激励信号的方法有哪些()。
    A: 通过文件施加
    B: 在实例化模块时施加
    C: 通过always过程块施加
    D: 通过initial过程块施加