说明端口模式INOUT和BUFFER有何异同点？
举一反三
- Verilog端口模式有哪些？（多选） A: input B: output C: buffer D: inout
- VerilogHDL的端口声明语句中,用()关键字声明端口为双向端口。 A: inout B: INOUT C: buffer D: BUFFER
- Verilog HDL的端口声明语句中，用（ ）关键字声明端口为双向端口。 A: INOUT B: BUFFER C: buffer D: inout
- 任Verilog HDL的端口声明语句中，用（）关键字声明端口为双向端口。 A: inout B: INOUT C: BUFFER D: buffer
- 下列VHDL定义中，属于端口定义模式的有（ ）。 A: BUFFER B: OUT C: INOUT D: IN