对钟控SR锁存器,当时钟脉冲为低电平时,输出端Q为()
A: 逻辑1
B: 逻辑0
C: 保持原状态不变。
A: 逻辑1
B: 逻辑0
C: 保持原状态不变。
C
举一反三
内容
- 0
由或非门构成的SR锁存器，当（ ）时，锁存器的输出保持原状态不变。 A: S = 0，R = 0 B: S = 1，R = 1 C: S = 0，R = 1 D: S = 1，R = 0
- 1
高电平使能的钟控D锁存器在时钟CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。 A: 正确 B: 错误
- 2
由或非门构成的SR锁存器，在S = 1，R = 0时，锁存器的输出状态为“0”（ ）。 A: 对 B: 错
- 3
中国大学MOOC: 高电平使能的钟控D锁存器在时钟CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。
- 4
与非门构成的SR锁存器的输入S=0，R=0时，其输出状态为（）。 A: Q=0，Q’=1 B: Q=1，Q’=0 C: Q=1，Q’=1 D: Q=0，Q’=0