一个D锁存器，当D = 1, 时钟端CLK为高电平时，此时输出端Q为（ ）
A: 0
B: 1
C: 保持不变
D: 不允许
A: 0
B: 1
C: 保持不变
D: 不允许
举一反三
- 对于基本D锁存器，当clk 为0， D 为1时，此时输出应该______(置1/置0/保持不变)
- 对钟控SR锁存器,当时钟脉冲为低电平时,输出端Q为() A: 逻辑1 B: 逻辑0 C: 保持原状态不变。
- 对于锁存器，当时钟CLK为高电平时，输出Q才随D输入的数据而改变；而当CLK为低电平时将保存其在高电平时锁入的数据。
- 对于锁存器，当时钟CLK为高电平时，输出Q才随D输入的数据而改变；而当CLK为低电平时将保存其在高电平时锁入的数据。 A: 正确 B: 错误
- 中国大学MOOC: 对于锁存器，当时钟CLK为高电平时，输出Q才随D输入的数据而改变；而当CLK为低电平时将保存其在高电平时锁入的数据。