带使能的D锁存器变成同步时钟锁存器，实际就是将使能信号E，接上（ ）。
A: 复位信号
B: 时钟信号
C: 高电平
D: 低电平
A: 复位信号
B: 时钟信号
C: 高电平
D: 低电平
B
举一反三
- 图示SR锁存器为（ ）的SR锁存器。[img=125x87]18031b258a6615d.png[/img] A: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R高电平有效 B: 使能信号[img=14x22]18031b259347ec1.png[/img]高电平有效，输入信号S、R高电平有效 C: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R低电平有效 D: 使能信号[img=14x22]18031b259347ec1.png[/img]无效，输入信号S、R高电平有效
- 对于含清零控制的锁存器，异步清零信号依赖于时钟信号。
- D 锁存器的输出对输入透明，即时钟信号有效期间输入是什么，输出就是什么，所以锁存器抗干扰强。
- 对于含清零控制的锁存器，异步清零信号依赖于时钟信号。 A: 正确 B: 错误
- 中国大学MOOC: 对于含清零控制的锁存器，异步清零信号依赖于时钟信号。
内容
- 0
74HC573芯片的OE为使能端，当电平状态为（）时锁存器有效。 A: 高电平 B: 低电平 C: 高阻 D: 低阻
- 1
用或非门形成的SR锁存器和用与非门形成的SR锁存器功能相同，只是输入信号的有效电平不一样。
- 2
下面触发器中，没有同步时钟信号的是（ ）。 A: JK触发器 B: D触发器 C: T触发器 D: SR锁存器
- 3
下面触发器中，没有同步时钟信号的是（ ）。 A: JK触发器 B: D触发器 C: T触发器 D: SR锁存器
- 4
高电平使能的钟控D锁存器在时钟CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。 A: 正确 B: 错误