• 2022-11-02
    $D_3$D_2$D_1$D_0$=1001,当CP上升沿到来时,$Q_3$Q_2$Q_1$Q_0$=()
    ______
  • 1001

    内容

    • 0

      与非门构成的基本RS触发器的输入S'=0,R'=0时,其输出状态为( )。 [br][/br] [br][/br] (单选题) (单选题) (单选题) A: Q=0,Q’=1 B: Q=1,Q’=0 C: Q=1,Q’=1 D: Q=0,Q’=0

    • 1

      p → q为假当且仅当( ) A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1

    • 2

      下列Verilog HDL程序所描述电路功能是( )module ShiftReg (Q,Din,CP,CLR_); input Din; //Serial Data inputs input CP, CLR_; //Clock and Reset output reg [3:0] Q; //Register output always @ (posedge CP or negedge CLR_) if (!CLR_) Q <= 4b0000; else begin //Shift right Q[0] <= Din; Q[3:1] <= Q[2:0]; endendmodule

    • 3

      由与非门构成的基本RS触发器当R’=1,S’=0时,触发器状态为( ) 。 A: Q=1,Q’=0 B: Q=0,Q’=1 C: Q=1,Q’=1 D: Q=0,Q’=0

    • 4

      在X线诊断能量范围内,Q、N的取值分别是() A: Q=2、N=2 B: Q=1、N=2 C: Q=1、N=1 D: Q=3、N=2 E: Q=2、N=3