智慧职教: Modelsim是一种HDL编译形仿真工具，支持VHDL和Verilog HDL的编辑、编译和仿真。
举一反三
- ModelSim使用编译后的HDL库进行仿真，因此属于编译型仿真器。
- ModelSim使用编译后的HDL库进行仿真，因此属于编译型仿真器。 A: 正确 B: 错误
- 中国大学MOOC: ModelSim使用编译后的HDL库进行仿真，因此属于编译型仿真器。
- 下面（ ）文件不是应用Quartus II自带仿真工具进行仿真需要创建的仿真激励文件。 A: Block diagram / Schematic File B: University Program VWF C: Verilog HDL File D: VHDL File
- 应用Quartus II自带仿真工具进行仿真，需要创建（ ）文件，用于编写测试激励信号。 A: Block diagram / Schematic File B: University Program VWF C: Verilog HDL File D: VHDL File