用Quartus软件进行设计4位串行进位二进制全加器时，下述描述正确的是
A: 底层的一位全加器必须用VHDL描述
B: I/O On Block的端口命名和signals in Node命名不以相同
C: 若“a: IN STD_LOGIC_VECTOR(3 Downto 0);”，在转换为symbol时，必须用Orthogonal Bus Tool连接
D: 4位串行进位二进制全加器只能用二进制输出来仿真显示
A: 底层的一位全加器必须用VHDL描述
B: I/O On Block的端口命名和signals in Node命名不以相同
C: 若“a: IN STD_LOGIC_VECTOR(3 Downto 0);”，在转换为symbol时，必须用Orthogonal Bus Tool连接
D: 4位串行进位二进制全加器只能用二进制输出来仿真显示
