举一反三
- 图所示电路中,[tex=3.857x1.0]ybKl3YiYt1TDwz7AycBncA==[/tex] 为同步十进制加法计数器,其功能表如下表所示,试用该器件及必要的门电路设计一个带进位输出的可控进制计数器:当 [tex=2.286x1.0]tWG9IZNqNFq4F9KDUIWTIA==[/tex] 时为 [tex=1.0x1.0]31H/fTM964fKFPbOUQSujQ==[/tex] 进制; 当 [tex=2.286x1.0]jr4wMrCTX6MyJhb8VjMtpg==[/tex] 时为 [tex=1.0x1.0]+E9SHTJ870ZE8YKHbzjZkw==[/tex] 进制。要求[tex=1.286x1.357]VAHhaW1te0xvoqDVN54/dg==[/tex]利用其进位输出端及预置端实现设计;[tex=1.286x1.357]BEB68bP4vOVk/XYYizw11w==[/tex]写出设计过程;[tex=1.286x1.357]H6tHfFjOZ3ZWdB4qPQ9Ocg==[/tex]画出电路图,并标出计数脉冲输入端及进位输出端。[img=262x146]17a1a2e314d149d.png[/img][img=949x167]17a1a2e7a635210.png[/img]
- 试用 [tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex] 位同步二进制计数器 [tex=3.857x1.0]7nuS1m1P52wQ4BEuHjU/ag==[/tex] 接成十二进制计数器,标出输入、输出端。 可以附加必要的门电路。
- 用同步十进制计数器[tex=2.5x1.286]jzh8y7D+SFwcUoeNCyL52g==[/tex]设计一个可变进制讣数器,要求在控制信号[tex=2.857x1.286]NsdAKfUlQ4BF7hgMCUsrZw==[/tex]时为五进制,而在[tex=2.786x1.286]2Yzyp7YsvG73EtcVQ9NI3A==[/tex]时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
- 用同步十六进制计数器[tex=2.5x1.286]fWRcBfzAPleSc4bJUUwPpg==[/tex]设计一个可变进制计数器,要求在控制信号[tex=2.857x1.286]NsdAKfUlQ4BF7hgMCUsrZw==[/tex]时为十进制,而在[tex=2.786x1.286]2Yzyp7YsvG73EtcVQ9NI3A==[/tex]时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
- 用同步十进制计数器[tex=2.5x1.286]jzh8y7D+SFwcUoeNCyL52g==[/tex]接成五进制计数器,并注明计数输入端和进位输出端。允许附加必要的门电路。
内容
- 0
用8选1数据选择器74HC151设计一个组合逻辑电路.该电路有个输入逻辑变量[tex=3.143x1.214]fC00PSr7EsIcGln2s0pq/A==[/tex]和1个工作状态控制变量[tex=1.0x1.0]0KCelhZna0R9EGhYF1VZHA==[/tex].当[tex=2.286x1.0]tWG9IZNqNFq4F9KDUIWTIA==[/tex]时电路实现"意见一致"功能([tex=3.143x1.214]oFObQtwM9vyjjWL7fjyhww==[/tex]状态一致时输出为1,否则输出为0),而[tex=2.286x1.0]jr4wMrCTX6MyJhb8VjMtpg==[/tex]时电路实现"多数表决"功能,即输出与[tex=3.143x1.214]oFObQtwM9vyjjWL7fjyhww==[/tex]中多数的状态一致.
- 1
用两片同步十进制计数器[tex=2.5x1.286]jzh8y7D+SFwcUoeNCyL52g==[/tex]设计一个六十进制计数器。要求个位和十位之间按十进制连接。请标明计数输入端和进位输出端。可以附加必要的门电路。
- 2
用[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]片同步十进制计数器组成一个三百六十五进制计数器。要求个位和十位、十位和百位之间按十进制连接。请注明计数输入端与进位输出端。可以附加必要的门电路。
- 3
[tex=3.643x1.0]7nuS1m1P52wQ4BEuHjU/ag==[/tex] 为中规模集成同步 [tex=0.5x1.0]2IRxdDa5OUp8cccgqlpdUA==[/tex] 位二进制加法计数器,除计数进制外,其功能与 [tex=3.857x1.0]D8VgPsoOLW0G1tvAsKS2zQ==[/tex] 相同。分析图的计数器电路,画出电路的状态转换图,说明这是多少进制的计数器。[img=361x233]17a0046bb9405ee.png[/img]
- 4
分析题图所示计数器电路,说明当[tex=2.286x1.0]EaPsX3iEd0heTAPgb6dkAA==[/tex]和[tex=2.286x1.0]FYwd5nfys2C3QFl8rIpTqg==[/tex]时是多少进制计数器,列出状态转移表。[img=441x300]17d749f98ff3cdf.png[/img]