图所示电路中，[tex=3.857x1.0]ybKl3YiYt1TDwz7AycBncA==[/tex] 为同步十进制加法计数器，其功能表如下表所示，试用该器件及必要的门电路设计一个带进位输出的可控进制计数器：当 [tex=2.286x1.0]tWG9IZNqNFq4F9KDUIWTIA==[/tex] 时为 [tex=1.0x1.0]31H/fTM964fKFPbOUQSujQ==[/tex] 进制; 当 [tex=2.286x1.0]jr4wMrCTX6MyJhb8VjMtpg==[/tex] 时为 [tex=1.0x1.0]+E9SHTJ870ZE8YKHbzjZkw==[/tex] 进制。要求[tex=1.286x1.357]VAHhaW1te0xvoqDVN54/dg==[/tex]利用其进位输出端及预置端实现设计;[tex=1.286x1.357]BEB68bP4vOVk/XYYizw11w==[/tex]写出设计过程;[tex=1.286x1.357]H6tHfFjOZ3ZWdB4qPQ9Ocg==[/tex]画出电路图，并标出计数脉冲输入端及进位输出端。[img=262x146]17a1a2e314d149d.png[/img][img=949x167]17a1a2e7a635210.png[/img]
举一反三
- 试用 [tex=3.857x1.0]7nuS1m1P52wQ4BEuHjU/ag==[/tex] 及必要的门电路设计一个可控进制的计数器。当输入控制变量 [tex=2.286x1.0]tWG9IZNqNFq4F9KDUIWTIA==[/tex] 时工作在五进制， [tex=2.286x1.0]jr4wMrCTX6MyJhb8VjMtpg==[/tex] 时工作在十五进制。请标出计数输入端和进位输出端。
- 用同步十进制计数器[tex=2.5x1.286]jzh8y7D+SFwcUoeNCyL52g==[/tex]设计一个可变进制讣数器,要求在控制信号[tex=2.857x1.286]NsdAKfUlQ4BF7hgMCUsrZw==[/tex]时为五进制,而在[tex=2.786x1.286]2Yzyp7YsvG73EtcVQ9NI3A==[/tex]时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
- 用同步十六进制计数器[tex=2.5x1.286]fWRcBfzAPleSc4bJUUwPpg==[/tex]设计一个可变进制计数器,要求在控制信号[tex=2.857x1.286]NsdAKfUlQ4BF7hgMCUsrZw==[/tex]时为十进制,而在[tex=2.786x1.286]2Yzyp7YsvG73EtcVQ9NI3A==[/tex]时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
- 分析图[tex=2.5x1.286]lu7WQE78zMsYmN2owpuCqw==[/tex]的计数器电路,说明这是几进制计数器。为什么不能用[tex=2.5x1.286]fWRcBfzAPleSc4bJUUwPpg==[/tex]本身的进位输出端[tex=0.786x1.286]TKU5UzNEMzEJwORo6mbEYA==[/tex]作为电路的进位输出端,而必须用反相器[tex=1.143x1.214]clS2lEPXj2wpTdICeIOHYQ==[/tex]的输出作为进位输出端?[img=340x220]17d3e243a097cee.png[/img]
- 某时序逻辑电路状态转换图如图所示，[tex=0.786x1.0]Yn3GgEZev6SOu2r4v1WnCw==[/tex] 为输入端，[tex=1.5x1.0]+zHSO6OR58OUc1ldFMNftg==[/tex] 为进位输出 端。试用 [tex=1.357x1.0]u+3iXr3D6v75hlJoxGgbhw==[/tex] 触发器和少量的门电路设计该电路，要求写出设计过程，画出电路图。[img=456x199]17a1a5c11bc2614.png[/img]