中国大学MOOC: 以PC133标准的SDRAM为例，时钟频率133MHz。设tRCD=15ns，CL=2，tRP=15ns。在正常的读操作情况下，从内存控制器发出行地址到内存输出第一个数据，需要多少个时钟周期？
举一反三
- 以PC133标准的SDRAM为例，时钟频率133MHz。设tRCD=15ns，CL=2，tRP=15ns。在正常的读操作情况下，从内存控制器发出行地址到内存输出第一个数据，需要多少个时钟周期？ A: 4 B: 2 C: 3 D: 5 E: 8 F: 12 G: 15
- 8086/8088 的基本总线周期由个时钟周期组成；如果CPU 的时钟频率为5MHz，那么它的一个时钟周期为 ns。
- 中国大学MOOC: 8086CPU读/写总线周期各包含（ ）个时钟周期。
- 某计算机数据线有32根，总线时钟频率为133MHz，一个总线周期包括四个时钟周期。该总线的最大数据传输率（总线带宽）是_____ A: 33.25MB/S B: 133 MB/S C: 532 MB/S D: 1064 MB/S
- 一条存取时间为7ns的DDR3-1066内存，其时钟频率为133MHz，当CL模式值设为2和3时，两者的总延迟时间相差______纳秒。