试设计一个具有控制端 [tex=0.714x1.0]YiLkHgl7MlxE+QjUplQUKA==[/tex]的[tex=0.5x1.286]X6iJNuFeF/rBw2Gd0zF7BQ==[/tex]输入[tex=5.357x1.214]9PnSnqMRr7RyerqQyKN9rPgB99t+tcSm+eDUpp6htEM=[/tex]输出 [tex=4.143x1.214]WK1WSaHYB9+FHHDL5bHJlwQ3xefqOx23z9RlxUxVF90=[/tex]的逻辑电路。当控制信号[tex=2.0x1.0]Zsxah6LeOJp8946RkCe2sw==[/tex] 时,输出状态与输人状态相反;[tex=2.0x1.0]7QxNk3aGtRvGL9DGwHl4HQ==[/tex] 时,输出状态与输人状态相同。可以采用各种逻辑功能的门电路来实现。

2022-06-19

试设计一个具有控制端 [tex=0.714x1.0]YiLkHgl7MlxE+QjUplQUKA==[/tex]的[tex=0.5x1.286]X6iJNuFeF/rBw2Gd0zF7BQ==[/tex]输入[tex=5.357x1.214]9PnSnqMRr7RyerqQyKN9rPgB99t+tcSm+eDUpp6htEM=[/tex]输出 [tex=4.143x1.214]WK1WSaHYB9+FHHDL5bHJlwQ3xefqOx23z9RlxUxVF90=[/tex]的逻辑电路。当控制信号[tex=2.0x1.0]Zsxah6LeOJp8946RkCe2sw==[/tex] 时,输出状态与输人状态相反;[tex=2.0x1.0]7QxNk3aGtRvGL9DGwHl4HQ==[/tex] 时,输出状态与输人状态相同。可以采用各种逻辑功能的门电路来实现。

答案：

解: 由题意可知, [tex=2.0x1.0]Zsxah6LeOJp8946RkCe2sw==[/tex] 时, [tex=5.143x1.429]XyMf3kNp+PHWMv3eZB+0McfcmHKg9zBDFpe7WY6vBuc=[/tex]时, [tex=3.0x1.214]SBL37Ke+R8dLoN2+5EP1Zw==[/tex] 所以, 可以直接写出逻辑表达式[tex=12.143x1.429]uf1hA93Qf5mvqLzrPoUaXIXSuaVCP/q4kibtvornK8tNMmhJRnRVo99si5jpUph3DTfLJZ89K8GadHolG13isQ==[/tex]异或门同或门更常用,将上式变化为异或表达式[tex=10.929x1.429]XtaPVmduEIIcoXh8qfTXYgpNbRRdfXaYz3vOt9HE0V4vq4jopPGHvjfwspEFPd2EHT+2lzehHmiHe2TLj/RJPA==[/tex]分别用三态门、异或门和非门实现的迻辑电路如图题解 [tex=5.357x1.286]7HF/cTU7x/Z6uhqEFugeh8ExeKHFerpQBGvuQWqyQGw=[/tex] 所示。[img=496x298]17d04ddd3de3b3e.png[/img]

举一反三

内容

0
试说明如下各种门电路中哪些输出端可以直接并联使用?(1) 具有推拉输出 (图腾柱) 的 TTL 电路。(2) TTL 电路 [tex=1.5x1.0]oT7NxgmRuVZ/UvGIiCL6lQ==[/tex] 门。(3) [tex=2.071x1.0]sR5A+5okV0e8wqlcHMBSgA==[/tex]电路三态门。(4) 具有互补输出 (非门) 结构的 CMOS 电路。(5)[tex=3.0x1.0]Vm+fTU+G0vzlhfGrxugldQ==[/tex] 电路 [tex=1.571x1.0]G0LLcguR16xjUTv6pgLplw==[/tex] 门。(6) [tex=3.0x1.0]Vm+fTU+G0vzlhfGrxugldQ==[/tex]电路三态门。
1
设计一个组合逻辑电路，电路有两个输出, 其输入为[tex=4.357x1.0]SGeA1SFjV+WoCPDGzBFkwQ==[/tex]码。当输入所表示的十进制数为 2、4、6、8 时, 输出[tex=2.714x1.0]9mt7DGjLVPrmGAH2beP3Rg==[/tex]; 当输入数 [tex=1.571x1.143]/ZZqb2UavqCa+84rehjjAQ==[/tex] 时, 输出[tex=2.429x1.0]/WKgK4mGhtRDtkryWa5wmw==[/tex]。试用与非门实现电路并画出逻辑图。
2
设计一个补码发生器电路.当输入为负数时,控制信号[tex=2.286x1.0]Tx9BLpaZqq2zlLs2WRqgfQ==[/tex],输出[tex=3.786x1.214]j2EDoY9c1nX/LE6+fR8D1384SdGZ/5YkwgmLbNCHgZc=[/tex]是输入二进制数[tex=3.071x1.0]R2P+GZuS6H5LdFP9oBRDMg==[/tex]的补码;而当输入为正数时,控制信号[tex=2.286x1.0]Mn87/T/5CNDKrjvL9fojJQ==[/tex],输出与输人相同,即[tex=7.571x1.214]j2EDoY9c1nX/LE6+fR8D1+3/R/vvngEwvpbeZUBa/xsRPh64/OAIiB/5376pyHk2[/tex]请选用适当的中规模集成电路实现.可以附加必要的门电路,但电路应尽量简单.
3
如果X满足[tex=1.0x1.214]uDLq1pltx8bidzPpXavtVw==[/tex]公理和[tex=1.0x1.214]HSZQQmMoQLPTE8orMMvtgA==[/tex]公理，则也满足[tex=1.0x1.214]9/dZqDJTFQ9zWNw2dnPh4g==[/tex]公理。
4
设计一个奇偶校验电路，当 4 个输入逻辑变量 [tex=0.786x1.0]kEam2pLJe4uAYVdcny2W5g==[/tex] 、[tex=0.786x1.0]ri6gmnf1+J9dGqG5/1sV6A==[/tex]、[tex=0.714x1.0]J/aA9EEo0KmJFnWWfX7LmQ==[/tex]、[tex=0.857x1.0]nFZS78e5wCWJ2ZClZqqa4Q==[/tex] 中有奇数个 "1" 时，输出为 1, 否则输出为 [tex=0.643x1.0]zF4Kx5he5zAWuyWsMZMVhw==[/tex] 。