关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2022-06-07 Verilog HDL语言中基本单元是什么（ ） A: always语句 B: module C: main D: function Verilog HDL语言中基本单元是什么（ ）A: always语句B: moduleC: mainD: function 答案： 查看 举一反三 在Verilog HDL语言中，属于顺序语句的是( )。 A: if 语句 B: always语句 C: begin 语句 D: fork语句 一个Verilog模块都以关键词( )引导。 A: function B: MODULE C: main D: module 下面哪个选项（ D ）不属于Verilog HDL语言的循环语句。 A: for语句 B: forever语句 C: while语句 D: function语句 Verilog HDL的基本单元是？ A: 语句块 B: 过程块 C: 模块 在verilog HDL的always块本身是（）语句。
