一个Verilog模块都以关键词( )引导。
A: function
B: MODULE
C: main
D: module
A: function
B: MODULE
C: main
D: module
举一反三
- Verilog来代表一个基本的设计任务的关键词是: A: task B: module C: function D: define
- Verilog HDL语言中基本单元是什么（ ） A: always语句 B: module C: main D: function
- 关于模块的导入，正确的是？ A: import module B: from module import function C: from module import firstfunc, secondfunc D: from module import *
- 下面哪些是Verilog的关键词 A: input B: a C: module D: y
- es6导入模块: （1） module (2) './module'