下图为CPU访问主存的信息流和目前Cache被使用的情况
20
举一反三
- 下图为CPU访问主存的信息流和目前Cache被使用的情况，如果采用LRU算法，则图中时刻5时，新调入的数块将替换时刻4时的数据块是 （ ) (单选）
- 访问Cache未命中时，不仅需要主存给CPU传送信息，还需要将信息写入Cache，在此过程中主存给CPU和给Cache传送信息的宽度分为（）。 A: 块、块 B: 块、字 C: 字、块 D: 字、字
- 10 CPU能直接访问（ ） A: 主存和cache B: 主存和磁盘 C: 磁盘和Cache D: 磁盘和光盘
- 中国大学MOOC: 当访问cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入cache，在此过程中传送给CPU和写入cache信息的数据宽度各为
- 中国大学MOOC: 当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中向CPU传送和向Cache写入信息的数据单位各为（ ）
内容
- 0
在多级存储系统中，Cache处在CPU和主存之间，解决 19 问题。若Cache和主存的存取时间分别T1和T2，Cache的命中率为H，则计算机实际存取时间为 20 。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送 21 ；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用 22 法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种 23 替换算法。 A: 主存容量扩充 B: 主存和CPU速度匹配 C: 多个请求源访问主存 D: BIOS存放
- 1
当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为
- 2
Cache存储器的功能是缩小CPU与主存之间速度的差异,提高CPU访问主存的速度。
- 3
当访问cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入cache，在此过程中传送和写入信息的数据宽度均为字。
- 4
假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次，cache命中率为（）%.