四个触发器构成的四位二进制异步计数器，若每个触发器传输延迟时间是tp=10ns，则该计数器从000到011变化时，需要ns
四个触发器构成的四位二进制异步计数器，若每个触发器传输延迟时间是tp=10ns，则该计数器从000到011变化时，需要ns
现有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns。则流水线的操作周期应设计为（）ns。 A: 6 B: 8 C: 9 D: 10
现有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns。则流水线的操作周期应设计为（）ns。 A: 6 B: 8 C: 9 D: 10
现有四级指令流水线，分别完成取指、分析、运算、传送结果4步操作。若完成上述操作的时间依次为6ns、8ns、12ns、10ns，则流水线的操作周期应设计为(20)ns。 A: 6 B: 8 C: 10 D: 12
现有四级指令流水线，分别完成取指、分析、运算、传送结果4步操作。若完成上述操作的时间依次为6ns、8ns、12ns、10ns，则流水线的操作周期应设计为(20)ns。 A: 6 B: 8 C: 10 D: 12
现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步操作。若完成上述操9ns、10ns、6ns、8ns。则流水线的操作周期应设计为（）ns。 A: 6 B: 8 C: 9 D: 10
现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步操作。若完成上述操9ns、10ns、6ns、8ns。则流水线的操作周期应设计为（）ns。 A: 6 B: 8 C: 9 D: 10
由9个完全一样的反相器首尾相连接成环形振荡器，若每个门的平均传输延迟时间约为10ns，则测得某点输出信号的周期约为 ns。
由9个完全一样的反相器首尾相连接成环形振荡器，若每个门的平均传输延迟时间约为10ns，则测得某点输出信号的周期约为 ns。
在编写测试程序TestBench时，以下对仿真时间单位/时间精度定义错误的是（） A: `timescale 10ns/1ns B: `timescale 10ns/10ns C: `timescale 10ps/1ns D: `timescale 1ns/100ps
在编写测试程序TestBench时，以下对仿真时间单位/时间精度定义错误的是（） A: `timescale 10ns/1ns B: `timescale 10ns/10ns C: `timescale 10ps/1ns D: `timescale 1ns/100ps
在某分页存储管理系统中，假定访问内存的时间是100ns，快表访问时间10ns,命中率为95%。在没有快表的分页系统中，内存的有效访问时间至少是（ ）ns。在具有快表的分页系统中，内存的有效访问时间是（ ）ns。
在某分页存储管理系统中，假定访问内存的时间是100ns，快表访问时间10ns,命中率为95%。在没有快表的分页系统中，内存的有效访问时间至少是（ ）ns。在具有快表的分页系统中，内存的有效访问时间是（ ）ns。
一般键盘开关之弹跳（bounce）时间约为（） A: 10ns~100ns B: 10μs~100μs C: 10ms~20ms D: 100ms~1sec
一般键盘开关之弹跳（bounce）时间约为（） A: 10ns~100ns B: 10μs~100μs C: 10ms~20ms D: 100ms~1sec
Cl元素的价电子构型属于( )。 A: (n-1)d<sup>10</sup>ns<sup>1～2</sup> B: (n-1)d<sup>1～9</sup>ns<sup>1～2</sup> C: ns<sup>2</sup>np<sup>1～6</sup> D: ns<sup>1～2</sup>
Cl元素的价电子构型属于( )。 A: (n-1)d<sup>10</sup>ns<sup>1～2</sup> B: (n-1)d<sup>1～9</sup>ns<sup>1～2</sup> C: ns<sup>2</sup>np<sup>1～6</sup> D: ns<sup>1～2</sup>
下列电子构型中，电离能最低的是（）。 A: ns\nnp\n B: ns\nnp\n C: ns\nnp\n D: ns\nnp
下列电子构型中，电离能最低的是（）。 A: ns\nnp\n B: ns\nnp\n C: ns\nnp\n D: ns\nnp