或非门构成的基本RS触发器,输入端SR的约束条件是( )。 A: SR=0 B: SR=1 C: S’+R’=1 D: S’+R’=0
或非门构成的基本RS触发器,输入端SR的约束条件是( )。 A: SR=0 B: SR=1 C: S’+R’=1 D: S’+R’=0
SR锁存器输入端禁止的情况为( )。 A: SR=0 B: R=0、S=0 C: R'=1、S'=1 D: R=1、S=1
SR锁存器输入端禁止的情况为( )。 A: SR=0 B: R=0、S=0 C: R'=1、S'=1 D: R=1、S=1
对于基本SR锁存器,当SR锁存器状态不确定时 ________ * A: S=0;R=0 B: S=0;R=1 C: S=1;R=0 D: S=1;R=1
对于基本SR锁存器,当SR锁存器状态不确定时 ________ * A: S=0;R=0 B: S=0;R=1 C: S=1;R=0 D: S=1;R=1
用与非门构建的基本SR锁存器的工作约束条件是: A: SR=0 B: ?ar S +?ar R =1 C: SR=1 D: ?ar S +?ar R =0
用与非门构建的基本SR锁存器的工作约束条件是: A: SR=0 B: ?ar S +?ar R =1 C: SR=1 D: ?ar S +?ar R =0
用与非门构建的基本SR锁存器的工作约束条件是: A: SR=0 B: \bar S +\bar R =1 C: SR=1 D: \bar S +\bar R =0
用与非门构建的基本SR锁存器的工作约束条件是: A: SR=0 B: \bar S +\bar R =1 C: SR=1 D: \bar S +\bar R =0
由门电路组成的SR触发器,输入S、R的约束条件是( )。 A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
由门电路组成的SR触发器,输入S、R的约束条件是( )。 A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
SR触发器的约束条件SR=0,表示不允许出现R=S=1的输入。
SR触发器的约束条件SR=0,表示不允许出现R=S=1的输入。
或非门构成的SR锁存器,输入S、R的约束条件是( )。 A: SR=1 B: SR=0 C: S+R=1 D: S+R=0
或非门构成的SR锁存器,输入S、R的约束条件是( )。 A: SR=1 B: SR=0 C: S+R=1 D: S+R=0
由或非门构成的SR锁存器,输入S、R的约束条件是 。 A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
由或非门构成的SR锁存器,输入S、R的约束条件是 。 A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
图示为由或非门构成的基本SR锁存器,输入S、R的约束条件是() A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
图示为由或非门构成的基本SR锁存器,输入S、R的约束条件是() A: SR=0 B: SR=1 C: S+R=0 D: S+R=1