已知时钟信号clkin的频率为100MHz的方波信号，下面程...;=0; endendendmodule

dspclk.pllmult = (freq *2)/ dspclk.clkin; 从语句可知，DPLL锁定模式下的分频值设置为2

16位的预分频计数器的输入时钟信号是？ A: CLKIN B: SYSCLKOUT C: TCLK D: 其他

dspclk.pllmult = (freq *2)/ dspclk.clkin; 从语句可知，DPLL锁定模式下的分频值设置为2 A: 正确 B: 错误