ADC模块采用内部参考电平时,外部参考电平由VREFHI/VREFLO引脚提供。对应的转换结果错误的是( )。 A: Input≤VREFLO时,转换结果为0 B: VREFLO <Input< VREFHI时,转换结果为4096*[(Input-VREFLO)/(VREFHI-VREFLO)] C: Input≥VREFHI时,转换结果为4095 D: Input≥VREFHI时,转换结果为4096
ADC模块采用内部参考电平时,外部参考电平由VREFHI/VREFLO引脚提供。对应的转换结果错误的是( )。 A: Input≤VREFLO时,转换结果为0 B: VREFLO <Input< VREFHI时,转换结果为4096*[(Input-VREFLO)/(VREFHI-VREFLO)] C: Input≥VREFHI时,转换结果为4095 D: Input≥VREFHI时,转换结果为4096
28027中ADC模块描述错误的是( )。 A: 具有内置双采样保持(S/H) 的12 位ADC 内核 B: 全范围模拟输入:0V 至3.3V ,或者VREFLO到VREFHI C: 多达15 个通道,复用的输入 D: 16 个SOC,可针对触发、采样窗口和通道进行配置
28027中ADC模块描述错误的是( )。 A: 具有内置双采样保持(S/H) 的12 位ADC 内核 B: 全范围模拟输入:0V 至3.3V ,或者VREFLO到VREFHI C: 多达15 个通道,复用的输入 D: 16 个SOC,可针对触发、采样窗口和通道进行配置
1