下列Verilog的关键字错误的是( ) A: assign B: reg C: ngedge D: endcase
下列Verilog的关键字错误的是( ) A: assign B: reg C: ngedge D: endcase
简单分支结构语句是( )。 A.DO CASE…ENDCASE B.DO WHILE…ENDDO C.IF…ENDIF D.SCAN…ENDSCAN
简单分支结构语句是( )。 A.DO CASE…ENDCASE B.DO WHILE…ENDDO C.IF…ENDIF D.SCAN…ENDSCAN
在dowhile循环中,配对使用的关键词是()。 A: enddo B: endfor C: endif D: endcase
在dowhile循环中,配对使用的关键词是()。 A: enddo B: endfor C: endif D: endcase
以下语句中()是循环结构语句。 A: Docase„„endcase B: if„„endif C: If„„Else„„endif D: dowhile„„enddo
以下语句中()是循环结构语句。 A: Docase„„endcase B: if„„endif C: If„„Else„„endif D: dowhile„„enddo
以下语句中()不是分支结构语句。 A: Scan„„endscan B: docase„endcase C: if„„endif D: if„else„endif
以下语句中()不是分支结构语句。 A: Scan„„endscan B: docase„endcase C: if„„endif D: if„else„endif
以下语句中()不是循环结构语句。 A: Scan„„endscan B: case„„endcase C: for„„endfor D: do„„enddo
以下语句中()不是循环结构语句。 A: Scan„„endscan B: case„„endcase C: for„„endfor D: do„„enddo
下列哪一个关键词不是多路分支语句中的使用的关键词______。 A: case B: if C: endcase D: default
下列哪一个关键词不是多路分支语句中的使用的关键词______。 A: case B: if C: endcase D: default
中国大学MOOC:在以下语句段中,变量y的取值可能是______。DECLAREyCHAR(3);CASExWHEN1THENSETy=星期一;WHEN2THENSETy=参数错;ENDCASE;
中国大学MOOC:在以下语句段中,变量y的取值可能是______。DECLAREyCHAR(3);CASExWHEN1THENSETy=星期一;WHEN2THENSETy=参数错;ENDCASE;
在Visual FoxPro中,循环语句有() A: DO WHILE ... ENDDO B: IF ... ENDIF C: DO CASE ... ENDCASE D: SCAN ... ENDSCAN E: FOR ... ENDFOR
在Visual FoxPro中,循环语句有() A: DO WHILE ... ENDDO B: IF ... ENDIF C: DO CASE ... ENDCASE D: SCAN ... ENDSCAN E: FOR ... ENDFOR
在Visual FoxPro中,循环语句有() A: ADO WHILE ... ENDDO B: BIF ... ENDIF C: CDO CASE ... ENDCASE D: DSCAN ... ENDSCAN E: EFOR ... ENDFOR
在Visual FoxPro中,循环语句有() A: ADO WHILE ... ENDDO B: BIF ... ENDIF C: CDO CASE ... ENDCASE D: DSCAN ... ENDSCAN E: EFOR ... ENDFOR