verilogHDL中 reg[n-1:0] mema；与 reg mema [n-1:0] ；两个语句是相同的，都是定义了reg型变量mema。

reg[7:0] mema[255:0]正确的赋值是（ ）

reg[n-1:0]mema；与regmema[n-1:0]；是相同的，都是定义了reg型变量。