CMOS门电路中，输入端悬空作逻辑0使用。（
错
举一反三
内容
- 0
CMOS门电路中未使用的输入端悬空时相当于输入逻辑电平‘1’。 A: 正确 B: 错误
- 1
CMOS门电路的多余输入端可以悬空,悬空时相当于输入为逻辑1。
- 2
CMOS电路使用中输入端不允许悬空，TTL电路输入端悬空相当于高电平。
- 3
TTL门电路输入端悬空视为输入高电平，CMOS门电路输入端悬空视为低电平。
- 4
CMOS门电路的输入端悬空时相当于接逻辑1。 ____