关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2021-04-14 CMOS门电路中，输入端悬空作逻辑0使用。（ CMOS门电路中，输入端悬空作逻辑0使用。（ 答案： 查看 举一反三 CMOS门电路中，输入端悬空作逻辑0使用。（ CMOS门电路中未使用的输入端悬空时相当于输入逻辑电平‘1’。 CMOS集成逻辑门电路时其输入端可以悬空。 CMOS门电路的输入端在使用中不允许悬空 TTL与非门电路的多余输入端 悬空，CMOS与非门电路的多余输入端 悬空，通常CMOS门电路的工作速度比TTL门电路 ，CMOS门电路的功耗比TTL的功耗 。
