下面Verilog代码对应的输出波形为？
`timescale 1ns/1ns
module test;
reg clk,rst;
initial fork
clk=0;
rst=1;
举一反三
- 下面Verilog代码对应的输出波形为？ <p></p> <p></p> <p></p> <p>`timescale 1ns/1ns</p> <p></p> <p></p> <p>module test;</p> <p></p> <p></p> <p>reg clk,rst;</p> <p></p> <p></p> <p>initial fork</p> <p></p> <p></p> <p>clk=0;</p> <p></p> <p></p> <p>rst=1;</p> <p></p> <p></p> <p>#10 rst=0;</p> <p></p> <p></p> <p>#20 rst=1;</p> <p></p> <p></p> <p>forever</p> <p></p> <p></p> <p>begin</p> <p></p> <p></p> <p>#10 clk=1;</p> <p></p> <p></p> <p>#5 clk=0;</p> <p></p> <p></p> <p>end</p> <p></p> <p></p> <p>join</p> <p></p> <p></p> <p>endmodule</p> <p></p>
- 实验与分析。执行以下程序输出结果为______。</p></p><p><p>main()</p></p><p><p>{int x=2,y=-1,z=2;</p></p><p><p>if(x＜y)</p></p><p><p>if(y＜0) z=0;</p></p><p><p>else z+=1;</p></p><p><p>printf(“%d ”,z++);</p></p><p><p>}</p></p> ______
- 下面不属于Java中的位操作符的是：<br /> （1） ~ <p></p> <p></p> <p></p> <p>（2） &</p> <p></p> <p></p> <p>（3） ^</p> <p></p> <p></p> <p>（4） <<</p> <p></p> <p></p> <p>（5） >></p> <p></p> <p></p> <p>（6） &&</p> <p></p> <p></p> <p>（7） ||</p> <p></p> <p></p> <p>（8） |</p> <p></p> <p></p> <p>（9） >>></p> <p></p>
- 根据程序运行结果，完成如下程序。</p></p><p><p>main()</p></p><p><p>{ int x=1,a=0,b=0;</p></p><p><p>switch(x){</p></p><p><p>case 0: b++;</p></p><p><p>case 1: ____;</p></p><p><p>case 2: a++;b++;</p></p><p><p>}</p></p><p><p>printf(“a=%d,b=%d ”,a,b);</p></p><p><p>}</p></p><p>
- 下面程序段执行后，输出n的值是_____。</p></p><p><p>int i,j,n;</p></p><p><p>for (i=1;i＜=10;i++)</p></p><p><p>{ n=0;</p></p><p><p> for (j=1;j＜=10;j++)</p></p><p><p> n=n+j; </p></p><p><p>}</p></p><p><p>printf(“n=%d ”,n);</p></p> ______