• 2022-05-31
    在VerilogHDL语言中,下列对过程(always)语句的语句结构及语法规则的描述中,正确的是()。
    A: always过程语句为一无限循环语句;敏感信号发生更新时启动过程,执行完成后,等待下一次过程启动
    B: 敏感信号参数表中,应列出过程中使用的所有输入信号
    C: 过程由说明部分、结构体部分、和敏感信号参数表三部分组成
    D: 当前过程中声明的信号也可用于其他过程。
  • A

    举一反三

    内容

    • 0

      下列对进程(PROCESS)语句的描述中,不正确的是( ) A: PROCESS为并发语句。。 B: 敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。 C: 进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成。 D: 当前进程中声明的变量不可用于其他进程

    • 1

      下列过程语句always的敏感信号列表语法有问题的是() A: always@(aorb) B: always@(posedgeclk) C: always@* D: always@(posedgeclkorclr)

    • 2

      在verilog的过程语句格式中,敏感信号表列出的是设计电路的( )信号。 A: 输入 B: 输入和输出 C: 输出 D: 时钟

    • 3

      在always引导的过程语句中,当敏感信号由多个信号构成时,信号之间用______ 连接。

    • 4

      always过程块实现时序逻辑要将所有输入信号都放在敏感事件列表中。