在Verilog HDL中，为了完成具有优先功能的四-二编码器（功能表如图所示），[img=230x98]17da6e4d527e86b.png[/img]部分程序如下： always @(in3,in2,in1,in0) ________ 4’b0001：{F1,F0}=2’b00; 4’b001x：{F1,F0}=2’b01;4’b01xx：{F1,F0}=2’b10;4’b1xxx：{F1,F0}=2’b11;default：{F1,F0}=2’bxx; endcase空格处应填（） A: casex({in3,in2,in1,in0}) B: casex(in3,in2,in1,in0) C: case(in3,in2,in1,in0) D: case({in3,in2,in1,in0})

公告：维护QQ群：833371870，欢迎加入！
公告：维护QQ群：833371870，欢迎加入！
公告：维护QQ群：833371870，欢迎加入！

2022-06-03

在Verilog HDL中，为了完成具有优先功能的四-二编码器（功能表如图所示），[img=230x98]17da6e4d527e86b.png[/img]部分程序如下： always @(in3,in2,in1,in0) ________ 4’b0001：{F1,F0}=2’b00; 4’b001x：{F1,F0}=2’b01;4’b01xx：{F1,F0}=2’b10;4’b1xxx：{F1,F0}=2’b11;default：{F1,F0}=2’bxx; endcase空格处应填（） A: casex({in3,in2,in1,in0}) B: casex(in3,in2,in1,in0) C: case(in3,in2,in1,in0) D: case({in3,in2,in1,in0})

在Verilog HDL中，为了完成具有优先功能的四-二编码器（功能表如图所示），[img=230x98]17da6e4d527e86b.png[/img]部分程序如下： always @(in3,in2,in1,in0) ________ 4’b0001：{F1,F0}=2’b00; 4’b001x：{F1,F0}=2’b01;4’b01xx：{F1,F0}=2’b10;4’b1xxx：{F1,F0}=2’b11;default：{F1,F0}=2’bxx; endcase空格处应填（）
A: casex({in3,in2,in1,in0})
B: casex(in3,in2,in1,in0)
C: case(in3,in2,in1,in0)
D: case({in3,in2,in1,in0})

答案：

查看

举一反三