对于Verilog HDL的三态缓冲原语notif1,当控制端输入为0，数据输入为0时，输出为______。
z
举一反三
- 或非门的特点是（）。 A: 或门后接一非门 B: 当输入端有一个为零时输出为“1” C: 当输入端全部为“0”时输出也为“0” D: 其输入端可以不止两个 E: 输入全为“1”时输出为“0”
- 三态门的控制端E是高电平有效，则当E=0、输入A=1时，三态门输出Y为
- 一个4选1数据选择器，应具有____ 个选择输入端（地址输入端）。当数据输入端输入数据D3D2D1D0=1110时，选择输入端为 ____数据选择器输出为0。
- 一个三输入端与非门输出0的条件是（）。 A: 三个输入端全为0 B: 任何一个输入端为1 C: 三个输入端全为1 D: 任何一个输入端为0
- 或非门的逻辑功能为（） A: 输入有0，输出为0；输入全1，输出为1 B: 输入有0，输出为1；输入全1，输出为0 C: 输入全0，输出为1；输入有1，输出为0 D: 输入全0，输出为0；输入有1，输出为1
内容
- 0
现有A:B:C三个输入端的“与”门电路，当输出端为“1”时，输入端应满足的条件是（） A: 输入端A:B:C同时为“0” B: 输入端A:B:C同时为“1” C: 输入端A:B:同时为“0” C为“1” D: 输入端A:B
- 1
TTL与非门当输入端A、B取值分别为（）时，输出端值为0。 A: 0；0 B: 0；1 C: 1；0 D: 1；1
- 2
如下图所示，门电路三个输入端为A、B、C，输出端为Q，当输入端状态为（）时，输出端Q为“0”。 A: A为“1” B: C: D: C均为“1” E: F: G: C均为“0” H: I: B为“1”，C为“0”
- 3
与非门的逻辑功能可归纳为（ ） A: 输入全 1，输出为 1；输入有 0，输出为 0 B: 输入全 0，输出为 1；输入有 1，输出为 0 C: 输入全 1，输出为 0；输入有 1，输出为 1 D: 有0为1，全1为0。
- 4
非门电路是当输入为____时,输出才为“0”;当输入为____时,输出才为“1”。