关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2022-05-31 试用Verilog HDL分别设计一个8位D锁存器和一个下降沿触发的8位D触发器。并比较其异同点 试用Verilog HDL分别设计一个8位D锁存器和一个下降沿触发的8位D触发器。并比较其异同点 答案： 查看 举一反三 试用Verilog HDL设计一个上升沿触发的8位D触发器。 如图所示触发器，属于（ ）的逻辑符号图[img=410x402]17da5b1dfd63f6f.png[/img] A: 上升沿触发的边沿D触发器 B: 下升沿触发的边沿D触发器 C: 门控D锁存器 D: 基本D锁存器 用作单片机地址锁存器的芯片一般有 等。 A: A．16D触发器 B: B．8D触发器 C: C．32位锁存器 D: D．16位锁存器 E: E．8位锁存器 触发器的触发条件是，锁存器的触发条件是 D触发器一定是CP的上升沿触发,JK触发器一定是CP的下降沿触发。
