试用Verilog HDL设计一个上升沿触发的8位D触发器。
module DFF(D,CLK, Q,Qn);input [7:0] D;input CLK;output reg [7:0] Q, Qn;always @(posedge CLK) begin Q <= D; Qn <= ~ Q; endendmodule
举一反三
内容
- 0
在基于Verilog HDL的触发器的设计中，能够实现下降沿触发的关键字是( )。 A: posedge B: negedge C: notif0 D: notif1
- 1
同步RS触发器是（ ）。 A: 电平触发的触发器 B: 上升沿触发的触发器 C: 下降沿触发的触发器 D: 主从触发器
- 2
用下降沿触发的JK触发器转换实现了RS触发器，则该RS触发器 。 A: 高电平触发 B: 低电平触发 C: 下降沿触发 D: 上升沿触发
- 3
下面对电路的描述正确的是A.()这是一个上升沿触发的()D()触发器，异步置位复位端低电平有效B.()这是一个上升沿触发的()RS()触发器，异步置位复位端低电平有效C.()这是一个上升沿触发的()D()触发器，异步置位复位端高电平有效D.()这是一个主从结构的()D()触发器，异步置位复位端高电平有效
- 4
JK触发器的触发方式为____。 A: 脉冲触发 B: 电平触发 C: 下降沿触发 D: 上升沿触发