实模式下，指令的逻辑地址分别存放在（ ）寄存器中。
A: DS:IP
B: SS:IP
C: CS:SP
D: CS:IP
E: DS:DI
F: ES:DI
A: DS:IP
B: SS:IP
C: CS:SP
D: CS:IP
E: DS:DI
F: ES:DI
举一反三
- 实模式下，CPU要执行的下一条指令的逻辑地址分别存放在（ ）寄存器中。 A: DS:IP B: SS:IP C: CS:SP D: CS:IP E: DS:DI F: ES:DI
- 实模式下，CPU欲执行的下一条指令的逻辑地址在（ ） 寄存器中。 A: DS:IP B: SS:IP C: CS:IP D: CS:SP
- 80×86CPU由（）决定待执行指令的地址（） A: DS：SI B: CS：IP C: ES：DI D: CS：DI
- 在串指令中，源操作数地址由（ ）提供。 A: SS：[BP] B: DS：[SI] C: ES：[DI] D: CS：[IP]
- 8086CPU访问指令时的地址信息为（） A: CS：IP B: DS:IP C: ES:IP D: SS:SP