某型MIPS32指令架构的单周期CPU，其数据通路结构如下图[img=520x369]1803d7468cb6114.jpeg[/img]执行指令sub rd, rs, rt 时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( ）
A: 1、0、1、0、1
B: 1、1、0、0、0
C: 0、1、0、0、1
D: 0、1、0、1、0
A: 1、0、1、0、1
B: 1、1、0、0、0
C: 0、1、0、0、1
D: 0、1、0、1、0
举一反三
- 某型MIPS32指令架构的单周期CPU,其数据通路结构如下图。当执行指令sub rd, rs, rt 时,应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( )[img=401x284]17e0ac3db5a7696.jpg[/img] A: 0、1、0、1、0 B: 1、0、1、0、1 C: 1、1、0、0、0 D: 0、1、0、0、1
- 【单选题】某型MIPS32指令架构的单周期CPU，其数据通路结构如下图【图片】执行指令sub rd, rs, rt时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是 A. 1 、 0 、 1 、 0 、 1 B. 1 、 1 、 0 、 0 、 0 C. 0 、 1 、 0 、 0 、 1 D. 0 、 1 、 0 、 1 、 0
- 某型MIPS32指令架构的单周期CPU，其数据通路结构如下图[img=520x369]1803c700903093c.jpeg[/img] A: 0、1、0、0、1 B: 1、1、0、0、0 C: 1、0、1、0、1 D: 0、1、0、1、0
- 某型MIPS32指令架构的单周期CPU，其数据通路结构如下图[img=520x369]1803d746956ce2a.jpeg[/img] A: 1、0、1、0、1 B: 1、1、0、0、0 C: 0、1、0、0、1 D: 0、1、0、1、0
- 中国大学MOOC: 某型MIPS32指令架构的单周期CPU，其数据通路结构如下图【图片】执行指令sub rd, rs, rt时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( ）