对下面电路描述正确的是
A: 这是一个四进制计数器
B: 这是一个五进制计数器
C: 这是异步时序逻辑电路
D: 3个触发器是上升沿触发
A: 这是一个四进制计数器
B: 这是一个五进制计数器
C: 这是异步时序逻辑电路
D: 3个触发器是上升沿触发
A,B,D
举一反三
- 对下面电路描述正确的是（ ）。[img=871x310]17869e76dfe6613.png[/img] A: 这是一个五进制计数器 B: 这是一个四进制计数器 C: 3个触发器是下降沿触发 D: 这是异步时序逻辑电路
- 对下面电路描述正确的是（ ）。[img=871x310]17da6898c358243.png[/img] A: 3个触发器是下降沿触发 B: 这是异步时序逻辑电路 C: 这是一个四进制计数器 D: 这是一个五进制计数器
- 对于下图所示的电路，说法正确的是（）。[img=541x269]1802e8669bd3289.png[/img] A: 这是一个同步时序逻辑电路 B: 这是一个三进制计数器 C: 电路具有自启动能力 D: Q1Q0=11是无效状态 E: 这是一个减法计数器 F: 这是一个四进制计数器 G: 这是一个异步时序逻辑电路
- 某时序逻辑电路的状态表如下所示，下列说法正确的是（）。[img=582x205]1802e866a6749f2.png[/img] A: 这是一个5进制计数器 B: 这是一个减法计数器 C: 实现该电路，至少需要3个触发器 D: 电路不具备自启动能力 E: 在正常的计数循环中，输出Z的下降沿可以看作是进位信号 F: 这是一个6进制计数器
- 分析下面的电路，其中的触发器均是下降沿触发的T触发器，下列说法正确的有（ ）。[img=549x185]180347484045c69.png[/img] A: 这是一个脉冲异步时序逻辑电路 B: 这是一个异步模五计数器 C: 该电路存在挂起 D: 该电路是Mealy型电路
内容
- 0
分析下面的电路，其中的触发器均是下降沿触发的T触发器，下列说法正确的有（ ）。[img=549x185]180347487bf81ce.png[/img] A: 这是一个脉冲异步时序逻辑电路 B: 这是一个异步模五计数器 C: 该电路存在挂起 D: 该电路是Mealy型电路
- 1
某时序逻辑电路的状态表如下所示，下列说法正确的是（）。【图片】 A: 这是一个5进制计数器 B: 这是一个减法计数器 C: 实现该电路，至少需要3个触发器 D: 电路不具备自校正能力 E: 在正常的计数循环中，输出Z的下降沿可以看作是进位信号
- 2
下面对电路的描述正确的是A.()这是一个上升沿触发的()D()触发器，异步置位复位端低电平有效B.()这是一个上升沿触发的()RS()触发器，异步置位复位端低电平有效C.()这是一个上升沿触发的()D()触发器，异步置位复位端高电平有效D.()这是一个主从结构的()D()触发器，异步置位复位端高电平有效
- 3
某时序逻辑电路的状态表如下所示，下列说法正确的是（）。[img=582x205]1802e868b8a0d25.png[/img] A: 这是一个5进制计数器 B: 这是一个减法计数器 C: 实现该电路，至少需要3个触发器 D: 电路不具备自校正能力 E: 在正常的计数循环中，输出Z的下降沿可以看作是进位信号
- 4
下面对电路的描述正确的是[img=181x92]17869bf2c478edd.png[/img] A: 这是一个主从结构的D触发器，异步置位复位端高电平有效 B: 这是一个上升沿触发的D触发器，异步置位复位端高电平有效 C: 这是一个上升沿触发的D触发器，异步置位复位端低电平有效 D: 这是一个上升沿触发的RS触发器，异步置位复位端低电平有效