在一个以[tex=2.0x1.286]35f7wMmPiMcB6oD4mHnF1w==[/tex]为[tex=2.357x1.286]gtE3Qb0NoB+uVsy7luCFQw==[/tex]的系统中，若[tex=2.714x1.286]PQKgPHCkDC+zLfoc0qFkHg==[/tex]的数据端口地址为[tex=1.929x1.286]B3+MoSzJx4Bfvo8dU2XoGg==[/tex]，挖制口和状态口的地址为[tex=1.929x1.286]pSgoCZzjU+KUyijtAunVJQ==[/tex]，试画出地址译码电路、数据总线和挖制总线的连接图。
举一反三
- 若在某[tex=2.0x1.286]sPdRZ4i7tguME56hdn/uUg==[/tex]微型计算机系统中,要将一块[tex=2.0x1.286]y+R0EOYsPAFLgEhT8fksAw==[/tex]芯片连接到[tex=8.857x1.0]OUMTsympCi6iYKCAbUMG6A==[/tex]的空间中去，利用局部译码方式使它占有整个[tex=2.286x1.286]Lj4RlCEQsskgEeTJcs8NwQ==[/tex]的空间,试画出地址译码电路及[tex=2.0x1.286]y+R0EOYsPAFLgEhT8fksAw==[/tex]芯片与总线的连接图。
- 设随机变量X服从[tex=1.929x1.286]HmmJCe8jMYQ7Qi5trX1Z2w==[/tex]上的均匀分布，[tex=5.071x1.286]HnGQba3HT3pL1+jP5xuvNg==[/tex]，则[tex=3.429x1.286]L9cosNMXc0MsOViIFfI1Kw==[/tex][input=type:blank,size:4][/input]。
- 设计一个能对两个二进制数 [tex=7.5x1.214]qTqeSAxTjrUwfAYKj8hpF3ySU+Pup8tIfWfJfAsrXHGxvCBfkdKtRZyPYQqMvWm/[/tex] 和[tex=7.0x1.214]0i+5n5kP0TErW53BKzzq6V2jf6TVaH8S6EGaTgwjwxRmhTM4EuUU7obSfXd34mrP[/tex]进行比较的同步时序电路, 其中, X 、 Y串行的输入到 电路 x 、 y输入端。比较从 [tex=0.929x1.0]wVICVfwx/+W8A4DO0okxuw==[/tex] 、[tex=0.857x1.0]r8PVUfTVe9go7IJ3Svh2Fw==[/tex] 开始, 依次进行到[tex=1.0x1.0]q9UUhdoW/JH6j/ftY+hOmg==[/tex]、[tex=0.929x1.0]gbnBR4PdIkGSunlJj42PhA==[/tex] 。电 路有两个输出[tex=1.143x1.214]PDYJ7+YhY5TZwQc8wLO/ZQ==[/tex]和 [tex=1.071x1.286]thm8AX7dIh0+fBz67wWaXg==[/tex], 若比较结果 X>Y, 则为 [tex=1.5x1.214]jpD+haPonypMwyEhTGg4/w==[/tex], [tex=1.071x1.286]eVv1SxUCdIMjLjLT2Ncrrw==[/tex] 为 0 ; 若比 较结果 X<Y, 则 [tex=1.143x1.214]PDYJ7+YhY5TZwQc8wLO/ZQ==[/tex]为 0,[tex=1.071x1.286]eVv1SxUCdIMjLjLT2Ncrrw==[/tex] 为 1 ; 若比较结果 X=Y, 则 [tex=1.143x1.214]PDYJ7+YhY5TZwQc8wLO/ZQ==[/tex] 和[tex=1.071x1.286]eVv1SxUCdIMjLjLT2Ncrrw==[/tex] 都为 1 。 要求用尽可能少的状态数作出状态图和状态表, 并用尽可能少的逻辑门和触发器（采用 J - K 触发器 ) 实现其功能。
- 周期函数[tex=1.857x1.357]BGkv0wKMIn2R4tUsMDFEFA==[/tex]的周期为[tex=1.071x1.0]cWYnFY7tUlCT6WhMhv7goA==[/tex]，试将f(x)展开成傅里叶级数，如果f(x)在[tex=2.929x1.357]FPqH6WHujNUJq9Xq0SIplg==[/tex]上的表达式为：[tex=3.929x1.5]wwWic7scd5c6929ljvvkuQ==[/tex][tex=7.0x1.357]Oy5aLxKJPd5t68LIQjG2E0wMwRmACKgIr/D8IhaESKI=[/tex] .
- 某单片机应用系统，需扩展 2 片[tex=2.143x1.0]mmjaIVA5P6pCy/Lx6LlUgA==[/tex] 的[tex=3.929x1.0]r4FtyG9LhvGvJZXsbB9m/w==[/tex]和 2 片[tex=2.143x1.0]mmjaIVA5P6pCy/Lx6LlUgA==[/tex] 的[tex=2.5x1.0]onrf9CQRAgKpgFPkum9uyA==[/tex]，采用地址译码法，画出硬件连接图，并指出各芯片的地址范围。