试根据图[tex=2.5x1.286]NHDdHVE2nwZHa3ndjVI2Uw==[/tex]和图[tex=2.5x1.286]vRK06s0L9AL2oFYR6E4aeg==[/tex]所示的数值比较器逻辑图,使用分模块、分层次设计方法,对两位数值比较器的行为进行描述。要求如下:首先根据图[tex=2.5x1.286]NHDdHVE2nwZHa3ndjVI2Uw==[/tex]对[tex=0.5x1.286]7rcVY9u25Rg5EdwYVzpzgg==[/tex]位数值比较器的行为进行描述,并用[tex=4.429x1.286]vnojJkJBp/CwwssDIClyTT36MmGs3fqtZ+b1rkuog9E=[/tex]软件对该模块进行逻辑功能仿真,并给出仿真波形。[img=675x244]17d08b4e31ba60c.png[/img]
举一反三
- 试根据图[tex=2.5x1.286]NHDdHVE2nwZHa3ndjVI2Uw==[/tex]和图[tex=2.5x1.286]vRK06s0L9AL2oFYR6E4aeg==[/tex]所示的数值比较器逻辑图,使用分模块、分层次设计方法,对两位数值比较器的行为进行描述。要求如下:最后用[tex=4.214x1.286]jK0HpD2hPElZB8GD+U5omQ==[/tex]软件对整个电路进行逻辑功能仿真,并给出仿真波形。[img=698x225]17d08b8b5c7f78c.png[/img]
- 试根据图[tex=2.5x1.286]NHDdHVE2nwZHa3ndjVI2Uw==[/tex]和图[tex=2.5x1.286]vRK06s0L9AL2oFYR6E4aeg==[/tex]所示的数值比较器逻辑图,使用分模块、分层次设计方法,对两位数值比较器的行为进行描述。要求如下:然后根据图[tex=2.5x1.286]vRK06s0L9AL2oFYR6E4aeg==[/tex]结构,调用上面设计的[tex=0.5x1.286]7rcVY9u25Rg5EdwYVzpzgg==[/tex]位比较器模块和基本门级元件,完成成两位数值比较器的建模。[img=396x234]17d08b6d601c86b.png[/img]
- 根据图[tex=2.0x1.286]9DUQW8Jv3pdQXLw6EGBZ7Q==[/tex]所示的逻辑图,使用分模块、分层次设计方法,对[tex=1.0x1.286]RJXjcyRcc2LJEMSQSxyRbA==[/tex]线[tex=1.286x1.286]XQJ6f7XE0ySdEJy5QkMuPw==[/tex]线优先编码器的行为进行描述。要求如下:首先根据[tex=0.5x1.286]KiYVEMZ+/GosTu4NVepMFw==[/tex]线[tex=1.286x1.286]sKyeavSypX697nW/Y5bSkA==[/tex]线优先编码器[tex=3.571x1.286]nPhTbAReYZqoqZaE6urEwQ==[/tex]的功能表,写出该编码器的行为级描述,并用[tex=4.714x1.286]jxi270sipGnNNH53/d3TcQ==[/tex]软件对该模块进行逻辑功能仿真,并给出仿真波形。[img=516x288]17d087ac43fda4e.png[/img]
- 图题6.7.1(a)是一个两位数值比较器逻辑框图,它由图题6.7.1(b)所示的两个一位数值比较器和一些逻辑门构成,试使用自底向上的分层次设计方法设计该比较器。要求如下:(1)首先根据图题6.7.1(b)对1位数值比较器的行为进行描述，接着用Quartus II软件对该模块进行逻辑功能仿真,并给出仿真波形;(2)然后实例引用上面设计的1位比较器模块和基本门级元件,完成两位数值比较器的建模;(3)最后用QuartusI软件对整个电路进行逻辑功能仿真,并给出仿真波形。[img=938x364]17a13d91c24c6c7.png[/img]
- 试说明教材中图[tex=2.571x1.0]N2kp/l0sBE3KNtThWOlhcQ==[/tex] 所示的[tex=1.0x1.286]RJXjcyRcc2LJEMSQSxyRbA==[/tex]位数值比较器的工作原理。试用[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]片[tex=0.5x1.286]X6iJNuFeF/rBw2Gd0zF7BQ==[/tex]位数值比较器以并联扩展方式接成[tex=1.0x1.286]hCCGxbNHJsUvIyUrLS1+Qw==[/tex]位数值比较器，画出逻辑电路图，说明其工作原理。