试用[tex=0.857x1.286]s+r8LBAs3scxfl88DGExcg==[/tex]触发器设计一个序列检测器，该检测器有一串行输入[tex=1.214x1.0]1Z/RwAFe56Z8ypMrBO+E7g==[/tex]、一个输出[tex=0.786x1.286]YmC97Clv6J6k2IyNV61eAw==[/tex],当检测到[tex=3.429x1.286]7xCmNEBOdA21yclDf4mDuA==[/tex]时输出为[tex=0.5x1.286]7rcVY9u25Rg5EdwYVzpzgg==[/tex]。输入和输出的关系也可用下式表示:输人 [tex=9.357x1.0]etYYXvvioD8eFynPJF0F3l4WoReJFG1FLMchecbyWpY=[/tex]输出 [tex=9.214x1.0]N0nuhmmKDR3k7IIhMEsW6nMOhwdAo8w8XrKfI1bffW4=[/tex]
举一反三
- 6个顶点11条边的所有非同构的连通的简单非平面图有[tex=2.143x2.429]iP+B62/T05A6ZTM0eeaWiQ==[/tex]个，其中有[tex=2.143x2.429]ndZSw3zT0QTOVLVdoUto1Q==[/tex]个含子图[tex=1.786x1.286]J+vVZa2YaMpc6mJBbqVvWw==[/tex]，有[tex=2.143x2.429]lmhx48evnQMhi03NovPXig==[/tex]个含与[tex=1.214x1.214]kFXZ1uR8GjycbJx+Ts2kyQ==[/tex]同胚的子图。供选择的答案[tex=3.071x1.214]3KinXFh3SXhZ7nIe1y9KEV6aadxhhJWeEy6Dij1iObdMUZkY6ZA5J2dVVjPSuhEf[/tex]：(1) 1 ;(2) 2 ;(3) 3 ; (4) 4 ;(5) 5 ;(6) 6 ; (7) 7 ; (8) 8 。
- 试用上升沿触发的[tex=0.857x1.286]s+r8LBAs3scxfl88DGExcg==[/tex]触发器设计一个[tex=1.929x1.286]gpUejAerEtN75VbHnI+yKg==[/tex]序列检测器,输入为串行编码序列,输出为检出信号。
- 设计一个组合逻辑电路，电路有两个输出, 其输入为[tex=4.357x1.0]SGeA1SFjV+WoCPDGzBFkwQ==[/tex]码。当输入所 表示的十进制数为 2、4、6、8 时, 输出[tex=2.714x1.0]9mt7DGjLVPrmGAH2beP3Rg==[/tex]; 当输入数 [tex=1.571x1.143]/ZZqb2UavqCa+84rehjjAQ==[/tex] 时, 输出[tex=2.429x1.0]/WKgK4mGhtRDtkryWa5wmw==[/tex]。 试用与非门实现电路并画出逻辑图。
- 某电平异步时序电路有两个输入[tex=1.214x1.214]Eh13YTQY62V2jiw99mPjtA==[/tex]和[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]和一个输出Z。当X2= 1时，Z总为0;当[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]=0时， X的第一次从0 →1的跳变使Z变为1，该1输出信号-直保持到[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]由0→1，才使Z为0。试用与非门实现该电路功能。
- 试用一片4位数值比较器[tex=3.571x1.0]oUGwHEVTmfyRDdRmJ6i2iA==[/tex]构成一个数值范围指示器，其输入变量[tex=3.071x1.0]RGN59LQ/a5zcnmaK3O1PPA==[/tex]为[tex=4.357x1.0]SGeA1SFjV+WoCPDGzBFkwQ==[/tex]码，用以表示一位十进制数X。当[tex=2.714x1.143]4ZRcdpm/A6Ex6mEFgzuFgA==[/tex]时，该指示器输出为1。否则输出为0。[tex=3.571x1.0]oUGwHEVTmfyRDdRmJ6i2iA==[/tex]功能表如表4.15所示。