设计一个组合逻辑电路，电路有两个输出, 其输入为[tex=4.357x1.0]SGeA1SFjV+WoCPDGzBFkwQ==[/tex]码。当输入所表示的十进制数为 2、4、6、8 时, 输出[tex=2.714x1.0]9mt7DGjLVPrmGAH2beP3Rg==[/tex]; 当输入数 [tex=1.571x1.143]/ZZqb2UavqCa+84rehjjAQ==[/tex] 时, 输出[tex=2.429x1.0]/WKgK4mGhtRDtkryWa5wmw==[/tex]。试用与非门实现电路并画出逻辑图。

2022-06-03

设计一个组合逻辑电路，电路有两个输出, 其输入为[tex=4.357x1.0]SGeA1SFjV+WoCPDGzBFkwQ==[/tex]码。当输入所表示的十进制数为 2、4、6、8 时, 输出[tex=2.714x1.0]9mt7DGjLVPrmGAH2beP3Rg==[/tex]; 当输入数 [tex=1.571x1.143]/ZZqb2UavqCa+84rehjjAQ==[/tex] 时, 输出[tex=2.429x1.0]/WKgK4mGhtRDtkryWa5wmw==[/tex]。试用与非门实现电路并画出逻辑图。

答案：

解:依据题意,有[br][/br][tex=10.714x19.643]tOuhNvizKyRZPn+XCdGxL/F1N1ofvwrVBmlWDsv1RYSqQx3Er/8HSJ+abDVPbWFLxHq4vL2uRFqmG47MfGBBF2dpkCj7wN01QZSakCNzcX+L9TrthMfmp0Tzz1f1luxjyx2iog6fJpbCT66uPYypT34cmt65AvITPb6L4Bda5WnH7GTt3l23M0CtJd3B1xsNLUtd1FLKGnkOF9scwNy+ex1A1nGVNJmsXEFRLrUV+0Miw9cZ9HhBa1dO0WKbH4DCCRHah9qcIeYK5E0si9+1vvPOlnyrA/p75ouO1OD3rjN3lrJ93ayR45SkppHyVqfvFBdYqgiwBomkj4ti2pmBe6DH5l1gcKifgZcFTpUUG9iL5LLjAlLMs2yngk7hbFwyuSXqvydL0yIHB2DRy39veKMjnrm6suoCHYLnTlle3/aohS4JGhyAa8STJq2ruCb+UYigxBQ62iOQwHNSQY/JtdjfljTqshywBbYM21suhUimX0mGDXV/xhsWh1O/0hOsavUId8OTxJ2Vuz2flsUSZONUZi9xi8I9Hg6FLvukc8xK9aciCvwQVde+0ble3iTaoWId3lILMnKLINvJiHhtBYZOLP+E2Qq5Jga/KyT2oUZDzAbw/qYqQ5JCUwrEqwOSympdy1EItWd+UOY4jkg5fxpR3n80egeUEmjTPxZP8wktbZVSFu+aBZaLuLz7hjK+vbTwn7wq1nRjWImdcvAvUg==[/tex][br][/br]从而[br][/br][tex=20.5x5.786]a0s3MH7cLIdmiBRR0YN06yV4+dWI+ZdrvdhBD1Lp0GRKxQJphS69eGYmjzybsLfe3NlTJjhdBoMiI/QV8o1gwSKziIbIWq53XiHFg0LmXuFVAuI9+I8dYBAH1zUmWC+H3lzf6cjiRrsxBgvjutMOmJxNFbKufF3D4JdJOO84GXpRVt9bGx7Ob1QCwyGn9DFatFfdQ+z71LiC3OHqfYDz6w==[/tex][br][/br]利用卡诺图化简，得[br][/br][tex=15.786x3.643]a0s3MH7cLIdmiBRR0YN065m8S/0aG8kxv7F29LHChl1cLJr9l+jPvQUW8CsMjI87gBHWw8ihLm8SJAKAw9l2/Tu/HnxuDXeoaQMOkKd8Pye8c9+h8SSilQYE/tT0ZnpTSNydH2VD8vomlgb+a0Iz42nkLtcKZ/tZO7zOYjC1cAI1RFkZHw7yors23NNxr3dbKKQK8Tafk8RFr9SFQgGDQvSWunVCwKwUQzWWXen2+/0C9MqrDjofuvy0uInU9U7jjxvEfodgygnft3Uw51EmxBl30HhOFdZa2d/jOiIGchc=[/tex][br][/br][img=821x331]17ad259720af733.png[/img][br][/br][br][/br]

举一反三

内容

0
设计一个 4 输入检测电路,输入信号[tex=6.071x1.286]GGae5itii6qpe7CfSZijfrrqVy98mtYixBRaUjoMT1E=[/tex] 为 BCD8421 码, 当输人的 BCD8421 码可以同时被 2 和 3 整除时,输出为 1 。要求:1. 列真值表;2. 写出输出[tex=0.643x1.0]jDVSpgNhHe+VJmgvx3gg1Q==[/tex] 的最简与或式:3. 画逻辑电路图,要求用与非门实现该电路的逻辑功能。
1
用与非门设计一个逻辑电路，其输入为三位二进制数，当输入[tex=7.0x1.214]IT48nqSexsP6U6n7HA1dbPBUWIR7SpkW/IIKLhvBiC0=[/tex]时，输出为1，否则输出为0。
2
用 8 选 1 数据选择器 74LS151 设计一个组合电路。该电路有 3 个输入[tex=4.286x1.286]FT+5gfnxggNH4Wev78eIdw==[/tex]和一个工作模式控制变量[tex=1.071x1.286]/vZEgalrrOYkhzS9SMg+fg==[/tex]，当[tex=2.857x1.286]NsdAKfUlQ4BF7hgMCUsrZw==[/tex]时，电路实现“意见一致”功能（[tex=4.286x1.286]FT+5gfnxggNH4Wev78eIdw==[/tex]状态一致时输出为 1，否则输出为 0），而[tex=2.786x1.286]2Yzyp7YsvG73EtcVQ9NI3A==[/tex]时，电路实现“多数表决”功能，即输出与[tex=4.286x1.286]FT+5gfnxggNH4Wev78eIdw==[/tex]中多数的状态一致。
3
某逻辑电路有 [tex=3.143x1.214]AzD8UYoy+kTlHC4wZn4aJg==[/tex] 共 [tex=0.5x1.0]/BQKP5E8YnupUQ2sDg7w1Q==[/tex] 个输入端，一个输出端 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] ，当输入信号中有奇数个 [tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex] 时，输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 为 [tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex] , 否则输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 为 [tex=0.5x1.0]Sc0he7miKB3YF9rgXf2dDw==[/tex] 。试列出此逻辑函数的真值表，写出其逻辑函数表达式,并画出逻辑图。
4
某组合电路的输入[tex=1.214x1.0]J1nFGOg1dxuMTkVANmry+g==[/tex]利输出[tex=0.643x1.0]jDVSpgNhHe+VJmgvx3gg1Q==[/tex]均为三位二进制数。当 [tex=2.714x1.071]7sb+jFOygLceGWrwlxZ45Q==[/tex]时, [tex=1.929x1.0]ebYdLVslVpPZa8fPZvS+/g==[/tex]; 当[tex=4.5x1.143]tXOmxuvAcaiMnJm5aDHsYL+SeepsF7kF3/P/j3zt/7I=[/tex] 时, [tex=4.071x1.143]RqcgKx/QaJXw/fuQm4fVjA==[/tex] ；当 [tex=2.714x1.071]v+QcKfYai3GueZKxwKu9tg==[/tex]时， [tex=2.429x1.0]lmYQbGR1AoXErAfJqRUqGw==[/tex]。试用一片[tex=2.286x1.143]JV7EbLyGYm/OK2nio3ULlA==[/tex]译码器和少量逻辑门实现该电路.