关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2022-07-28 VHDL是强类型语言，所以STD_LOGIC型数据+1无法运算。 VHDL是强类型语言，所以STD_LOGIC型数据+1无法运算。 答案： 查看 举一反三 在VHDL语言的STD_LOGIC数据类型中，‘X’表示 下面一段VHDL编程语句是正确的。（） signal a : std_logic; a <= “1”; VHDL语言中std_logic类型取值（）表示高阻，取值‘X’表示不确定。 下面一段VHDL编程语句是正确的。（） signal a : std_logic; a <= “1”; A: 正确 B: 错误 在VHDL语言的STD_LOGIC数据类型中,‘X’表示。 A: 高阻 B: 不定 C: 高电平 D: 低电平
