testbench与RTL都必须符合可综合风格
举一反三
- testbench与RTL都必须符合可综合风格 A: 正确 B: 错误
- 关于Testbench，以下说法错误的是 A: Testbench也是一个Verilog模块 B: Testbench可以使用Verilog中的不可综合语句来产生输入激励 C: Testbench本身不需要定义输入输出信号 D: Testbench需要先综合再使用
- Testbench中只能使用可综合语法的四个关键词assign、always、case、if-else。
- Testbench中只能使用可综合语法的四个关键词assign、always、case、if-else。 A: 正确 B: 错误
- 下列哪些语句不建议放入可综合RTL代码中？ A: for B: while C: initial D: always