考虑某两级cache，第一级为L1，第二级为L2，两级cache的全局不命中率分别是5%和1%，假设L2的命中时间是10个时钟周期，L2的不命中开销是100时钟周期，L1的命中时间是1个时钟周期，平均每条指令访存1.6次。问：每条指令的平均停顿时间是多少个时钟周期？
举一反三
- 一个存储系统由第一级Cache、第二级Cache和主存储器组成，他们的延迟时间分别为1个时钟周期、10个时钟周期和100个时钟周期。每条指令平均访问存储器1.5次。在执行1000条指令的过程中，访问第二级Cache90次，访问主存储器36次。试问：<br/>（1）第一级Cache的命中率是____。<br/>（2）第二级Cache的命中率是____。<br/>（3）访问一次存储器平均需要____个时钟周期。<br/>（4）由于访问存储器引起的执行每条指令平均停顿____个时钟周期。<br/>（5）只考虑访问存储器的影响，CPI为____。
- 假设处理器时钟周期为2ns，某程序有1000条指令组成，每条指令执行一次，其中的4条指令在取指令时，没有在cache中找到，其余指令都能在cache中取到。在执行指令过程中，该程序需要3000次主存数据访问，其中6次没有在cache中找到，试回答： （1）执行该程序得到的cache命中率是多少？ （2）若cache中存取一个信息的时间为一个时钟周期，缺失损失为4个时钟周期，则CPU在cache-主存层次的平均访问时间是多少？
- 中国大学MOOC: 某计算机访问L1 Cache命中率为98%，访问L2 Cache命中率为70%，其余30%访问主存。假定访问L1 Cache、L2 Cache和主存分别需要1个、10个和100个时间周期T，那平均访问时间是（）周期
- 某计算机访问L1 Cache命中率为95%，访问L2 Cache命中率为50%，其余50%访问主存。假定访问L1 Cache、L2 Cache和主存分别需要1个、10个和100个时间周期T，那平均访问时间是（ ）周期 A: 2T B: 3T C: 4T D: 5T
- 假设对指令Cache的访问占全部访问的75%，而对数据Cache的访问占全部访问的25%。Cache的命中时间为1个时钟周期，失效开销为50个时钟周期，在混合Cache中一次Load或Store操作访问Cache的命中时间都要增加1个时钟周期，32KB的指令Cache的失效率为0.39%，32KB的数据Cache的失效率为4.82%，64KB的混合Cache的失效率为1.35%。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为32KB的分离Cache和容量为64KB的混合Cache相比，哪种Cache的失效率更低？两种情况下平均访存时间各是多少？