一个存储系统由第一级Cache、第二级Cache和主存储器组成，他们的延迟时间分别为1个时钟周期、10个时钟周期和100个时钟周期。每条指令平均访问存储器1.5次。在执行1000条指令的过程中，访问第二级Cache90次，访问主存储器36次。试问：
（1）第一级Cache的命中率是____。
（2）第二级Cache的命中率是____。
（3）访问一次存储器平均需要____个时钟周期。
（4）由于访问存储器引起的执行每条指令平均停顿____个时钟周期。
（5）只考虑访问存储器的影响，CPI为____。
（1）第一级Cache的命中率是____。
（2）第二级Cache的命中率是____。
（3）访问一次存储器平均需要____个时钟周期。
（4）由于访问存储器引起的执行每条指令平均停顿____个时钟周期。
（5）只考虑访问存储器的影响，CPI为____。
举一反三
- 考虑某两级cache，第一级为L1，第二级为L2，两级cache的全局不命中率分别是5%和1%，假设L2的命中时间是10个时钟周期，L2的不命中开销是100时钟周期，L1的命中时间是1个时钟周期，平均每条指令访存1.6次。问：每条指令的平均停顿时间是多少个时钟周期？
- 在采用二级cache的cache-主存系统中，如果第一级cache、第二级cache都不包含请求的数据，其缺失损失为（ ）。 A: 第二级cache的访问时间 B: 第一级cache的访问时间 C: 访问主存储器的时间 D: 访问第二级cache和访问主存储器的时间之和
- 假设处理器时钟周期为2ns，某程序有1000条指令组成，每条指令执行一次，其中的4条指令在取指令时，没有在cache中找到，其余指令都能在cache中取到。在执行指令过程中，该程序需要3000次主存数据访问，其中6次没有在cache中找到，试回答： （1）执行该程序得到的cache命中率是多少？ （2）若cache中存取一个信息的时间为一个时钟周期，缺失损失为4个时钟周期，则CPU在cache-主存层次的平均访问时间是多少？
- 下列对二级cache的描述错误的是（ ）。 A: 第一级cache的速度会影响CPU的时钟频率。 B: 第二级cache的速度只影响第一级的不命中开销。 C: 第一级cache的速度通常比第二级cache的速度快。 D: 第二级cache的速度通常比访问内存的速度慢。
- 假设CPU执行某段程序时共访问Cache命中4900次，访问主存100次，已知Cache的存取周期为30ns，主存的存取周期为150ns，则Cache的命中率为( )，平均访问时间是( )