假定某计算机CPU地址线为A15~A0，数据线为D7~D0，并用作为访存控制信号（低电平有效），用作为读/写控制信号（高电平为读，低电平为写）。0000H~3FFFH为用于系统加电引导的一组程序区，4000H~FFFFH为操作系统内核和用户程序区。现用8K×4位的ROM芯片和16K×8位的RAM芯片构成该存储器，并按字节编址。要求：
（1）ROM芯片和RAM芯片各需要多少片？
（2）画出存储器芯片与CPU的连接框图
（1）ROM芯片和RAM芯片各需要多少片？
（2）画出存储器芯片与CPU的连接框图
举一反三
- 假定某计算机CPU地址线为A15~A0，数据线为D7~D0，并用作为访存控制信号（低电平有效），用作为读/写控制信号（高电平为读，低电平为写）。0000H~3FFFH为用于系统加电引导的一组程序区，4000H~FFFFH为操作系统内核和用户程序区。现用8K×4位的ROM芯片和16K×8位的RAM芯片构成该存储器，并按字节编址。要求
- 某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现用 2K×8 位的 ROM 芯片和 4K×4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM芯片数和 RAM 芯片数分别是（）？ A: 1、15 B: 2、15 C: 1、30 D: 2、30
- 某机器中,已知配有一个地址空间为0000H~3FFFH的ROM区域。现在再用一个RAM芯片(8Kx8)形成40Kx16位的RAM区域,起始地为6000H。假设RAM芯片有和信号控制端。CPU的地址总线为,数据总线为,控制信号为(读/写),(访存),要求:(1)画出地址译码方案。(2)将ROM与RAM同CPU连接。
- 某机器字长8位，试用如下所给芯片设计一个存储器，容量为10KB，其中RAM为高8KB， ROM为低2KB，最低地址为0（RAM芯片类型为：4K×8，ROM芯片类型为：2K×4。 回答：（1）地址线、数据线各为多少根？（2）RAM和ROM的地址范围分别为多少？ （3）各种芯片各需多少片？（4）画出存储器结构图及与CPU连接的示意图
- 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现在用2K*8的ROM芯片和4K*4的RAM芯片来设计该存储器，则所需的ROM芯片 片，RAM芯片 片