中国大学MOOC: 在进行FIFO读数据时，需要在时钟上升沿使能RD_EN，并在RD_EN使能后的第一个时钟下降沿采集读出的数据。
错
举一反三
内容
- 0
驱动中规模集成计数器74LS161的时钟动作沿是 A: 时钟上升沿 B: 时钟下降沿 C: 上升和下降沿都有效 D: 上升沿和下降沿随机
- 1
中国大学MOOC: 要实现异步复位(低电平有效)、时钟使能(高电平有效)、上升沿触发的D触发器设计：module dff_s (data,rst,en,clk,q);input data,rst,en,clk;output reg q;always (1) begin if( 2 ) q<=1b0;; else if (3) q<=data;endendmodule（1）应该填写（ ）。
- 2
在对时序电路的时钟边沿进行描述时，一定要指定是上升沿还是下降沿，或者说是前沿还是后沿。
- 3
74LS74芯片的触发方式为 A: 时钟上升沿 B: 时钟下降沿 C: 上升和下降沿都有效 D: 不受时钟控制
- 4
集成触发器74LS73芯片的触发方式为（） A: 不受时钟控制 B: 上升和下降沿都有效 C: 时钟下降沿 D: 时钟上升沿