已下列语句中属于不能综合的Verilog结构的有 。
A: initial
B: repeat
C: while
D: wait
A: initial
B: repeat
C: while
D: wait
举一反三
- Verilog的下列语句能综合的是（） A: initial B: repeat C: case D: while
- Verilog有4种循环语句，不可综合的循环语句是： A: for B: while C: repeat D: forever
- 在Verilog中，下列哪个循环语句不可综合？（） A: forever B: while C: repeat D: for
- Verilog的下列语句不能综合的是（） A: for B: always C: initial D: case
- 已下列语句中属于不能综合的Verilog结构的有 。 A: UDPs B: assign 和 deassign C: force 和 release D: = = =