FPGA与CPLD的传输延时都可以预测，只是FPGA需要配备保存编程数据的EPROM。
举一反三
- 中国大学MOOC: FPGA与CPLD的传输延时都可以预测，只是FPGA需要配备保存编程数据的EPROM。
- FPGA与CPLD的传输延时都可以预测，只是FPGA需要配备保存编程数据的EPROM。 A: 正确 B: 错误
- FPGA与CPLD的性能对比，说法正确的是： A: 与CPLD相比，FPGA的CLB阵列结构克服了CPLD等PLD中那种固定“与-或”阵列的结构的局限性，在组成复杂、特殊数字系统时设计更加灵活。 B: FPGA加大了可编程I/O端的数目，使得各引脚信号的安排更加方便和合理。 C: FPGA中信号传输的延迟时间确定，因而提高了器件的工作速度。 D: FPGA的编程数据是存储在一个SRAM中的，因而断电后数据即丢失，通常需配备保存编程数据的EPROM，使用不方便，同时没有CPLD中设置的加密编程单元，因而也不便于保密。
- FPGA与CPLD的性能对比，说法正确的是： A: 与CPLD相比，FPGA的CLB阵列结构克服了CPLD等PLD中那种固定“与-或”阵列的结构的局限性，在组成复杂、特殊数字系统时设计更加灵活。 B: FPGA加大了可编程I/O端的数目，使得各引脚信号的安排更加方便和合理。 C: FPGA中信号传输的延迟时间确定，因而提高了器件的工作速度。 D: FPGA的编程数据是存储在一个SRAM中的，因而断电后数据即丢失，通常需配备保存编程数据的EPROM，使用不方便，同时没有CPLD中设置的加密编程单元，因而也不便于保密。
- FPGA与CPLD的性能对比，说法正确的是： A: 与CPLD相比，FPGA的CLB阵列结构克服了CPLD等PLD中那种固定“与-或”阵列的结构的局限性，在组成复杂、特殊数字系统时设计更加灵活。 B: FPGA加大了可编程I/O端的数目，使得各引脚信号的安排更加方便和合理。 C: FPGA中信号传输的延迟时间确定，因而提高了器件的工作速度。 D: FPGA的编程数据是存储在一个SRAM中的，因而断电后数据即丢失，通常需配备保存编程数据的EPROM，使用不方便，同时没有CPLD中设置的加密编程单元，因而也不便于保密。